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Abstract
The prediction and forthcoming of a quantum computer into the real-world is the much gained research area over the last decades, 
which initiated the usefulness and profit of reversible computation because of its potentiality to reduce power consumption in designing 
arithmetic circuits. In this paper, two design approaches are proposed for the design of a reversible Binary-Coded-Decimal adder. 
The first approach is implemented and realized from reversible gates proposed by researchers in the technical literature capable 
of breaking down into primitive quantum gates, whereas the second approach is realized from the existing synthesizable reversible 
gates only. Parallel implementations of such circuits have been carried out through the proper selection and arrangements of the 
gates to improve the reversible performance parameters. The proposed design approaches offer a low quantum cost along-with lower 
delay and hardware complexity for any n-digit addition. Analysis results of proposed design 1 show appreciable improvements over 
gate count, quantum cost, and delay by at least 9 %, 17 %, and 26 % respectively, whereas, the proposed design 2 show that the results 
significantly improve the parameters (gate count, quantum cost, and delay) by at least 45 %, 33 %, and 50 % respectively compared to 
existing counterparts found in the literature.
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1 Introduction
Decimal arithmetic circuits have a wide application 
in commercial, financial, and internet-based systems, and 
the design of such circuits with low power consumption is 
a challenging task for researchers. Over the last decades, 
designers  realize  the  circuits  that  are  capable  of  reduc-





sition, where K is known as Boltzmann's constant and T is 
the  absolute  temperature.  For  larger  circuits,  the  energy 
loss is proportional to the number of Gate Count (GC), i.e., 
number  of  bits/digits.  However,  Bennett  [2]  proved  that 
removal of such energy loss is possible with the help of the 
reversible mechanism, which  leads  to  the  use  of  revers-






a Feynman reversible gate  is  the solution for  the fan-out 
problem (used as copying circuits).
On the other hand, the hardware implementation of 
the decimal arithmetic circuits has some limitations like 
precisions  [5],  delay  and  power,  from  its  counterpart. 
Thereby,  low  power  and  high-speed  hardware  realiza-
tion of such decimal arithmetic circuits have a significant 
impact on the present time.
Numerous  approaches  [6–12]  have  been  proposed 
for  the  design  of  reversible  Binary-Coded-Decimal 
(BCD)  adder,  where,  synthesizable  reversible  gates 
(such as Feynman Gate (FG) [13], Toffoli Gate (TG) [14], 
Peres Gate (PG) [15], and Fredkin Gate (FRG) [16]) and 
non-synthesizable  reversible  gates  (such  as  New  Gate 
(NG), TSG gate, HNG gate, HNFG gate, Peres Full-Adder 
Gate (PFAG), TR gate, Negative Controlled Toffoli (NCT) 








Therefore,  in  this  paper,  two  novel  approaches  for  the 
reversible  implementation  of  BCD  adder  are  proposed. 
The first approach has  implemented  through existing syn-
thesizable  reversible  gates  combined  together  with  some 
non-synthesizable reversible gates that researchers have pro-
posed capable of breaking down  into Primitive-Quantum-
Gates  (PQGs).  The  second  approach  has  implemented 
through  the  existing  synthesizable  reversible  gates  only. 
Also,  the  proposed  approaches  generalized  for  the n-digit 
addition.  The  proposed  approaches  offer  the  critical  path 
delay reductions of at least ~26 % simultaneously with lower 










• the second adder.
The first adder (4-bit binary adder) executes the addi-
tion of  the  two BCD numbers  in binary  format,  and  the 
result  of  the  addition  is  then  checked  by  the  SCL using 
Eq. (1). If the result is higher than "1001" or there is a carry 
generated, then the result is wrong (i.e., when Y = 1) and 
has  to be corrected. The correction  is carried out by  the 





Y C S S S= + +( )4 3 1 2   (1)





of  the FA (i.e., A, B, and Cin) supplied  to  the first  three 


















are  the  inputs,  whereas,  Sum  and  Cout  are  the  outputs. 
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adder implemented from four FA; therefore, eight PG gates 
are  required  for  the  same  as  shown  in  Fig.  7  (with  four 
CIs and eight GOs). For  the reversible SCL (Fig. 8),  two 
reversible  gates,  namely,  FRG  and  TG,  are  used  for  the 
implementation of the function (holding one CI and four 
GOs).  The  complete  realization  of  the  reversible  BCD 
adder is shown in Fig. 9, where the CI and GO are 12 and 






4 Results, performance analysis, and discussions
Table  1  gives  the  calculation  values  of  the  QC,  TLC, 
depth, and delay together with  the Equivalent-Quantum-
Circuit (EQC) of the reversible gates used in our designs 
and  the  previous  designs  [6–12].  Both  the  proposed 
approaches  of  the  reversible  BCD  adder  are  verified 
using  the RCViewer+ tool and the performance parame-


















whereas, when  compared with  design  [12],  the  proposed 
design 2 shows a significant reduction of 45.71 %.
4.2 Constant input




which  is  enormous  compared  to  the  other  existing 
designs. Also, with  the  increasing  of  digits,  the  number 
of gates  employed becomes  additionally huge,  as  shown 
in Table 3. The design approach in [12] involves 13 num-
ber of CI, where, the proposed design 2 lessens the num-
ber  of  CI  by  1  unit.  As  seen  in  Table  3,  the  proposed 


















The QC of  a  reversible  circuit  is  quantified  by  the  total 
number  of  the  PQGs  (which  includes  NOT,  CNOT,  V, 
and V† gates [17, 18]) used in realizing a circuit, and each 
is  realized  to be 1. However, when  there  is  a  successive 
combination  of  a  CNOT  gate  with  a  V/V†/CNOT  gate 
in the same line of operation, these two PQGs are consid-
ered as one gate only and have a unit QC and also a unit 







From Table 3,  the  evaluated QC values of  the  existing 
















ing  it. With  the  concept  of  logical  depth,  the CDP of  the 
reversible circuit further analyzed. The calculated CDP is 
the maximum delay  in  the  input-to-output  lines of opera-
tion in the reversible gates. For example, in the case of PG 
(from  Table  1),  there  are  three  lines  of  operation  where 
the  logical depth of  the first,  second, and  third  lines  is 2, 
3,  and  3,  respectively.  Now,  the  CDP/delay  is  calculated 
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Designs GC CI GO QC Delay TLC
[6] 23 17 22 157 64∆ 42α + 30β + 33δ = 105
[7] 11 12 22 137 83∆ 38α +30β +33δ = 101
[8] 23 13 22 140 63∆ 39α +27β +24δ = 90
[9] 14 17 22 81 54∆ 41α +21β +6δ = 68
















Proposed Design 1 10 11 16 58 40∆ 35α +17β = 52
[12] 35 13 24 113 80∆ 35α +19β +4δ = 58













51.80 %,  36.50 %,  25.92 %,  29.82 %,  and  42.85 %  over 
the delay variable when differentiating with existing coun-
terparts  [6–11]. However,  the  proposed  design  2  exhibits 
a total reduction of half the delay times when contrasting 
with existing design [12] found in the technical literature.
4.6 Total Logical Calculation
The  hardware  complexity  is  calculated  by  the  Total 




55,  and  67  respectively, whereas,  the  proposed  design  1 
acquired only 52 classical gates to achieve the determined 
circuit,  which  reveals  a  slight  reduction  of  TLC  limit 
by only 5 % when compared with design [10]. In contrast, 
it  shows  an  appreciable  reduction  of  50.47 %,  48.51 %, 
42.22 %, 23.53 %, and 22.38 %, respectively, when com-






and  Fig.  11  (for  design  2),  respectively.  In  Fig.  10, 
the  outputs  of  the  reversible  BCD  adder  displayed  as 
Cout  =  Carry0,  Sum3  =  Z11,  Sum2  =  Z9,  Sum1  =  Z8, 
Sum0  =  Z7,  and  in  Fig.  11  displayed  as  Cout  =  Z12, 
Sum3 = Z11, Sum2 = Z4, Sum1 = B1, Sum0 = Z7, respec-
tively.  For  any n-digit,  the  improvements  are  consistent 
since the production of the performance results straight-
forwardly multiplied by n times.
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Fig. 10 Equivalent-Quantum-Circuit of proposed design 1
5 Conclusion
In  this  paper,  two  design  approaches  of  reversible BCD 
adder are proposed where it disclosed improvements over 
GC,  QC,  delay,  and  TLC.  Also,  the  proposed  designs 
offer less hardware complexity with lower delay and QC 
compared  to  the existing designs found  in  the  literature. 
With  the  actuality  of  quantum  computers  to  be  con-
structed  and  build  from  reversible  components  and  cir-
cuits, the reversible BCD adders are the encouraging and 
welcoming step towards the realization and implementa-
tion of larger reversible systems.
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